## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11119257 A

(43) Date of publication of application: 30 . 04 . 99

(51) Int. Cl

G02F 1/136 G02F 1/1343 G09F 9/30

(21) Application number: 09287333

(22) Date of filing: 20 . 10 . 97

(71) Applicant:

FUJITSU LTD

(72) Inventor:


TANAKA YOSHINORI NASU YASUHIRO

### (54) TFT SUBSTRATE AND ITS PRODUCTION

## (57) Abstract:

PROBLEM TO BE SOLVED: To make it possible to form a two-terminal element for static electricity countermeasure in a narrow area in TFT without increasing the number of processes in manufacturing processes for thin film transistor(TFT) substrate.

SOLUTION: Conductive patterns 32, 33 arranged on peripheral parts, the pattern 32, bus lines 23 and two-terminal elements 35 connected to the pattern 32, the bus lines 23 and the elements 35 connected to the pattern 33, or the bus lines 23 and a conductive patterns 36' connected to the pattern 32 are formed on a TFT(thin film transistor) substrate 31 or 31' obtained before the electric inspection of the bus lines 23 and each two-terminal element 35 is obtained by connecting resistor elements consisting of resistor members or a pair of MOS diodes in parallel in mutually reverse directions. In the manufacturing method for the TFT substrate 31 or 31', these elements 35 can be manufactured by the same number of masks as that of a conventional TFT substrate.



	- '

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-119257

(43)公開日 平成11年(1999)4月30日

(51) Int.Cl. <sup>8</sup>		識別記号	F I		
G02F	1/136	500	G 0 2 F	1/136	500
	1/1343			1/1343	
G09F	9/30	3 3 8	G09F	9/30	3 3 8


		審査請求	未請求 請求項の数7 〇L (全 14 頁)
(21)出願番号	特膜平9-287333	(71)出顧人	000005223 富士通株式会社
(22)出願日 平成9年(1997)10月20日			神奈川県川崎市中原区上小田中4丁目1番1号
		(72)発明者	田中 義規 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
	. •	(72)発明者	那須 安宏 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人	弁理士 并桁 貞一

## (54) 【発明の名称】 TFT基板とその製造方法

## (57)【要約】

【課題】 TFT基板とその製造方法に関し、製造過程における静電気対策用2端子素子を、工程数を増やすことなく狭領域に形成可能とする。

【解決手段】 バスライン23の電気的検査前のTFT基板31または31'に、周辺部の導体パターン32と33または 導体パターン32、バスライン23と導体パターン32に接続された2端子素子35、バスライン23と導体パターン33に接続された導体パターン36またはバスライン23と導体パターン32に接続された導体パターン36'が形成され、2端子素子35は抵抗部材からなる抵抗素子または一対のMOSダイオードを逆向きに並列接続したものとする。そして、本発明によるTFT基板31または31'の製造方法は、従来のTFT基板と同じマスク数で2端子素子35を製造できるようにする。



#### 【特許請求の範囲】

【請求項1】 複数のゲートバスラインと、複数のドレインバスラインと、該ゲートバスラインとドレインバスラインとに接続する複数のTFTと、該TFTのそれぞれに接続する画素電極とが形成されたTFT基板において

該ゲートバスラインおよびドレインバスラインの外側に配設された第1の導体パターンと、該ゲートバスラインおよびドレインバスラインのそれぞれと該第1の導体パターンとに接続する2端子素子と、該ゲートバスラインおよびドレインバスラインのそれぞれと該第1の導体パターンとに接続する第2の導体パターンが形成され、該2端子素子が抵抗部材にてなる抵抗素子であることを特徴とするTFT基板。

【請求項2】 前記2端子素子が前記画素電極を形成するITO膜から形成したものであることを特徴とする請求項1記載のTFT基板。

【請求項3】 複数のゲートバスラインと、複数のドレ それぞれに接続する表示用画素電極を形成したTFT基 インバスラインと、該ゲートバスラインとドレインバス 板と、画素電極に対向するコモン電極とカラーフィルタ ラインとに接続する複数のTFTと、該TFTのそれぞ 20 を形成したコモン基板との間に、液晶を充填した構成でれに接続する画素電極とが形成されたTFT基板におい ある。

【0003】一般に、ガラス基板を使用したコモン基板

該ゲートバスラインおよびドレインバスラインの外側に配設された第1の導体パターンと、該ゲートバスラインおよびドレインバスラインのそれぞれと該第1の導体パターンとに接続する2端子素子と、該ゲートバスラインおよびドレインバスラインのそれぞれと該第1の導体パターンとに接続する第2の導体パターンが形成され、前記2端子素子が、TFTからなる一対のMOSダイオードを逆向きに並列接続したものであることを特徴とするTFT基板。

【請求項4】 前記ゲートバスラインおよびドレインバスラインのそれぞれの同一端部に、前記2端子素子と第2の導体パターンが接続していることを特徴とする請求項1または3記載のTFT基板。

【請求項5】 前記ゲートパスラインおよびドレインバスラインのそれぞれの一方の端部に前記2端子素子が接続し、他方の端部に前記第2の導体パターンが接続していることを特徴とする請求項1または3記載のTFT基板。

【請求項6】 前記2端子素子の一対のMOSダイオードにおけるゲート電極とソースドレイン電極の一方との接続に必要な導体パターンおよび、前記ゲートバスラインまたはドレインバスラインと該2端子素子との間の接続に必要となる導体パターンが、前記画素電極を形成するITO膜から形成したものであることを特徴とする請求項3記載のTFT基板。

【請求項7】 請求項6記載のTFT基板を製造するTFT基板の製造方法において、

前記一対のMOSダイオードは、前記ゲート電極を前記 50

)

ゲートバスラインと同一の導電膜から形成し、前記ソースドレイン電極を前記ドレインバスラインと同一の導電膜から形成し、該ゲート電極とソースドレイン電極とを前記ITO膜から形成した導体パターンで接続させることを特徴とするTFT基板の製造方法。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、TFT(薄膜トランジスタ)を用いたアクティブマトリクス型の液晶表示 10 パネルに使用するTFT基板とその製造方法、特に製造過程における静電気対策を備えた構成とその製造方法に関する。

#### [0002]

【従来の技術】液晶表示パネルは一対の基板間に液晶を充填した構成であり、アクティブマトリクス方式の液晶表示パネルは、複数のドレインバスラインとゲートバスライン,その各交差部に位置するTFT,そのTFTのそれぞれに接続する表示用画素電極を形成したTFT基板と、画素電極に対向するコモン電極とカラーフィルタを形成したコモン基板との間に、液晶を充填した構成である。

【0003】一般に、ガラス基板を使用したコモン基板 に形成されたカラーフィルタは、赤(R)と青(B)と 緑(G)の透光性着色樹脂パターンを、画素電極に対応 せしめ、ストライプ状または千鳥状等の配列にパターン 形成している。

【0004】一般に、ガラス基板を使用したTFT基板は、複数本のゲートバスラインとドレインバスラインおよび、ゲートバスラインとドレインバスラインに接続する複数個のTFTおよび、そのTFTのそれぞれに接続する画素電極が形成されている。

【0005】図21はTFT基板の概略構成を示す平面図、図22は図21のTFTの断面図である。便宜上、層間絶縁層を省略した図21において、絶縁基板1(図22参照)の表面には、図の左右方向に延在する多数本のゲートバスライン2と、図の上下方向に延在する多数本のドレインバスライン3が形成され、ゲートバスライン2とドレインバスライン3の各交差点近傍に、TFT4が形成されている。

40 【0006】TFT4はゲートバスライン2から延在するゲート電極5と、ドレインバスライン3から延在するドレイン電極6と、チャンネル層7および、ドレイン電極6と同じ導電膜から形成されたソース電極8にて構成され、ソース電極8には、保護膜11(図22参照)に形成したコンタクトホール12を介して、画素電極9が接続されている。

【0007】図22において、絶縁基板1の表面のゲート電極5は、ゲートバスライン2と同じ導電膜例えばA1/Tiの2層膜から形成され、SiN等にてなるゲート絶縁膜10に覆われており、そのゲート絶縁膜10の

上にa-Siにてなるチャンネル層7が形成される。

【0008】ドレイン電極6およびソース電極8は、ドレインバスライン3と同じ導電膜例えばTi/Al/Tiの3層膜から形成され、その上に形成された保護膜11にはコンタクトホール12が形成され、例えばSiNにてなる保護膜11の上に形成された画素電極9は、コンタクトホール12にてソース電極8に接続する。

【0009】なお、図中において13と14は、ドレイン電極6およびソース電極8と一緒にパターン形成されたa—Si層およびn+a—Si層である。図21および22を用いて説明したTFT基板の製造には5種類のマスク、即ち、ゲートバスライン2とゲート電極5をパターン形成する第1のマスクと、ドレインバスライン3、ドレイン電極6、ソース電極8、a—Si層13およびn+a—Si層14をパターン形成する第3のマスクと、保護膜11とコンタクトホール12をパターン形成する第4のマスクと、画素電極9をパターン形成する第5のマスクを使用している。

【0010】かかるTFT基板において、TFT4アレイの不良(断線と短絡)を検出する方法として、予め充電された補助容量を画素毎に放電させ、その放電電流をモニタリングして行う方法が広く知られている。その検出方法において、測定対象である複数のゲートバスバスライン2とドレインバスライン3は、それぞれが電気的に高抵抗の素子を介して、放電電流モニタリング装置に接続させる必要がある。

【0011】図23はTFTアレイの不良検出用高抵抗素子の説明図(その1)、図24はTFTアレイの不良検出用高抵抗素子の説明図(その2)、図25は図24の高抵抗素子の回路図、図26は図24の高抵抗素子の等価回路図である。

【0012】バスラインと放電電流モニタリング装置との間に設ける高抵抗の2端子素子として最も簡単な構成は、図23の平面図に示す如く、TFT基板に設けたバスライン23(ゲートバスライン2またはドレインバスライン3)と、放電電流モニタリング装置に接続するためバスライン23の外側、即ち絶縁基板1の周辺部に設けた導体パターン15を、高抵抗の抵抗素子16、例えば面抵抗が大きい画素電極9と同じITO膜から形成した抵抗素子16で接続することである。

【0013】なお、図23において17はバスライン2 3の一方の端部に設けた外部接続部(TABフィルムを 接続する部分、TAB: Tape Automated

Bonding)であり、ITO膜から形成された抵抗素子16は、必要な抵抗値を確保するため、図示する如くジグザグ状パターンに形成する。

【0014】かかる抵抗素子16は、検出精度を高くするため抵抗値をさらに高くしようとすると、その形成に要する成領域が拡大し、大形の絶縁基板1が必要とな

り、抵抗素子16で導体パターン15に接続されるまで のバスライン23は、電気的に浮いた状態になり静電気 に対し無防備である。

【0015】そこで、電気抵抗を利用した抵抗素子16より形成領域を狭くできる2端子素子として、図24に示す2端子素子18、即ちTFTのON抵抗値を利用した2端子素子18が出現した。

【0016】便宜上、層間絶縁層を省略した平面図である図24において、バスライン23の外部接続部17と 10 導体パターン15に接続する2端子素子18は、一対の TFT (MOSダイオード)19と20を逆向きに並列 接続した構成である。

【0017】TFT19と20は、ゲート電極21とそのリード部22、ソースドレイン電極24および25とそれらのリード部26または27、チャンネル層28からなり、TFT19のリード部22とTFT20のリード部26は、図示しない層間絶縁層に設けたコンタクトホール29を介して接続し、TFT20のリード部22と、TFT19のリード部26は、図示しない層間絶縁層に設けたコンタクトホール30を介して接続されるようになる。

【0018】かかる構成の2端子素子18の回路図およびその等価回路図は、図25および図26で表され、一方の端子をAとし他方の端子をBとしたとき、電位的にA>Bの場合にはTFT19が開いてA~B間が接続する半面、電位的にA<Bの場合にはTFT20が開いてA~B間が接続するようになる。

【0019】2端子素子18の製造工程においてゲート電極21等の所要パターンは、TFT4(図21参照)の所要膜から、TFT4と同時に形成可能であっしかし、コンタクトホール29と30は、保護膜11の形成前に形成する必要があり、従ってTFT4のコンタクトホール1-2とは別工程になる。

【0020】即ち、2端子素子18を備えないTFT基板は、前述した如く5種類のマスクを使用し製造可能になるが、2端子素子18を備えたTFT基板は、コンタクトホール29および30を形成するためのマスク、即ちゲート絶縁膜10にコンタクトホール29と30を形成するためのマスクを、前記5種類のマスクとは別に準40 備する必要がある。

【0021】従って、2端子素子18を設けたTFT基板の製造には6種類のマスクを必要とし、そのことで製造工程が増え、製造コストが高騰するという問題点があった。

【0022】なお、所要のマスク数を増やすことなく2端子素子18を形成させる、即ち、コンタクトホール29と30をコンタクトホール12と同一工程で形成し、2端子素子18のゲート電極21とソースドレイン電極24または25との接続を、画素電極9と同じ導電膜

50 (ITO膜) から形成しようとすると、2端子素子18

が完成するまで、ゲートバスライン2とドレインバスラ イン3は電気的に浮いた状態になり、その間の製造過程 における静電気障害が問題になる。

### [0023]

【発明が解決しようとする課題】以上説明したように2 端子素子18は、高抵抗の抵抗素子16の形成に要する 領域より狭い領域に形成可能、かつ、抵抗素子16より 早い時点にバスライン23と導体パターン15を接続さ せる (静電気対策が完了する) ようになる。即ち、静電 気対策としての抵抗素子16が画素電極9と同時に完成 10 を逆向きに並列接続したものである。 するのに対し、静電気対策としての2端子素子18は、 画素電極 9 の形成より早い時点、即ちゲートバスライン 2とドレインバスライン3が形成された時点で導体パタ ーン15に接続されるようになる。

【0024】従って、2端子素子18を形成した基板 は、抵抗素子16を形成した基板より小形で済むように なるが、必要とするマスク数即ち製造工程が増え製品コ ストが上昇することになる。

【0025】かかる製造コストの上昇を抑えるため、2 端子素子18と同等の2端子素子を、TFT4および画 20 し、他方に前記第2の導体パターンが接続している。 素電極9の形成と同じマスク数で形成するには、2端子 素子18におけるリード部22と26の接続部を重なら ないようにし、その接続を画素電極9と同じITO膜か ら形成したパターンで行うようにすればよい。

【0026】しかし、その場合には静電気対策用2端子 素子の完成が2端子素子18より工程的に遅れ、その遅 れ時間内におけるゲートバスライン2とドレインバスラ イン3が、静電気に対し無防備になるという問題点が発 生する。

### [0027]

【課題を解決するための手段】前記問題点を解決する本 発明の第1のTFT基板は、複数のゲートバスライン と、複数のドレインバスラインと、該ゲートバスライン とドレインバスラインとに接続する複数のTFTと、該 TFTのそれぞれに接続する画素電極とが形成されたT FT基板において、該ゲートバスラインおよびドレイン バスラインの外側に配設された第1の導体パターンと、 該ゲートバスラインおよびドレインバスラインのそれぞ れと該第1の導体パターンとに接続する2端子素子と、 該ゲートバスラインおよびドレインバスラインのそれぞ *40* れと該第1の導体パターンとに接続する第2の導体パタ ーンが形成され、該2端子素子が抵抗部材にてなる抵抗 素子である。

【0028】前記問題点を解決する本発明の第2のTF T基板は、前記本発明の第1のTFT基板において、前 記2端子素子が前記画素電極を形成するITO膜から形 成されている。

【0029】前記問題点を解決する本発明の第3のTF T基板は、複数のゲートバスラインと、複数のドレイン バスラインと、該ゲートバスラインとドレインバスライ 50 用とドレインバスライン用)に設ける。そのことで、1

ンとに接続する複数のTFTと、該TFTのそれぞれに 接続する画素電極とが形成されたTFT基板において、 該ゲートバスラインおよびドレインバスラインの外側に 配設された第1の導体パターンと、該ゲートバスライン およびドレインバスラインのそれぞれと該第1の導体パ ターンとに接続する2端子素子と、該ゲートパスライン およびドレインバスラインのそれぞれと該第1の導体パ ターンとに接続する第2の導体パターンが形成され、該 2端子素子が、TFTからなる一対のMOSダイオード

【0030】前記問題点を解決する本発明の第4のTF T基板は、前記本発明の第1のTFT基板または第3の TFT基板において、前記ゲートバスラインおよびドレ インバスラインの同一端に、前記2端子素子と第2の導 体パターンが接続している。

【0031】前記問題点を解決する本発明の第5のTF T基板は、前記本発明の第1のTFT基板または第3の TFT基板において、前記ゲートバスラインおよびドレ インバスラインの一方の端部に前記2端子素子が接続

【0032】前記問題点を解決する本発明のTFT基板 の製造方法は、前記本発明の第6のTFT基板を製造す るに際し、前記一対のMOSダイオードは、前記ゲート 電極を前記ゲートバスラインと同一の導電膜から形成 し、前記ソースドレイン電極を前記ドレインバスライン と同一の導電膜から形成し、該ゲート電極とソースドレ イン電極とを接続する前記導体パターンを、前記画素電 極と同一のITO膜から形成することである。

【0033】前記本発明の第1および第3のTFT基板 30 は、ゲートバスラインおよびドレインバスラインの電気 試験に使用する2端子素子が、ゲートバスラインとドレ インバスラインおよび表示用TFTの製造工程の簡単な 変更、即ちマスクパターンの変更で完成可能となり、抵 抗部材または一対のMOSダイオードから構成した2端 子素子の製造過程におけてバスラインの静電気は、前記 第2の導体パターンを通して前記第1の導体パターンか ら逃がすことができる。

【0034】ただし、ゲートバスラインおよびドレイン バスラインの電気試験の支障となる前記第2の導体パタ ーンは、ゲートバスラインおよびドレインバスラインか ら切り離すことになる。

【0035】前記本発明の第2のTFT基板は、前記本 発明の第1のTFT基板において、抵抗部材にてなる2 端子素子を、画素電極と同時に形成可能にする。前記本 発明の第4のTFT基板は、前記本発明の第1または第 3のTFT基板において、バスラインの電気的検査に必 要な2端子素子と第2の導体パターンをバスラインの同 一端に接続して形成すること、即ちバスラインの電気的 検査に必要なスペースを基板の2側(ゲートバスライン

枚の原板を分割し複数枚(例えば4枚)のTFT基板を 得るTFT基板の製造方式において、原板の効率化が可 能になると共に、原板分割後の周辺処理が容易になる。

【0036】前記本発明の第5のTFT基板は、前記本発明の第1または第3のTFT基板において、バスラインの電気的検査に必要な2端子素子と第2の導体パターンをバスラインの両端に分けて形成すること、即ちバスラインの電気的検査に必要なスペースを基板の4側に設ける。そのことで、バスラインの微細ビッチに対応容易になると共に、2端子素子と第2の導体パターンの形成 10 が単純化される。

【0037】前記本発明の第6のTFT基板は、前記本発明の第3TFT基板に対し、従来のTFT基板の製造工程に必要なマスクを増やすことなく、即ち2端子素子においてゲート電極とソースドレイン電極の一方を接続するコンタクトホールは、画素電極接続用のコンタクトホールと同一工程で穿設し、該ゲート電極とソースドレイン電極の一方を接続する導体パターンを画素電極と同一ITO膜から形成することで、従来と同じ5枚のマスクで製造可能となる。

【0038】なお、前記本発明の第1~第4のTFT基板は、従来のTFT基板の製造工程に比べ第2の導体パターンの切断工程が増えることになる。しかし、例えばレーザ光を使った前記第2の導体パターンの切断工程は、図24に示す2端子素子18を設けることで所要マスクが1枚増えることに比べ、コストの上昇は遙に僅少で済む。

【0039】前記本発明によるTFT基板の製造方法は、前記本発明によるTFT基板の実用的かつ合理的な製造方法を提供するものである。

### [0040]

【発明の実施の形態】図1は本発明の主要構成を説明する基本構成図、図2は抵抗部材からなる図1の2端子素子の平面図、図3はTFTからなる図1の2端子素子の詳細な平面図、図4~図8は図3の2端子素子の製造方法の説明図である。ただし、図3~図8において各種絶縁層は、便宜上、図示を省略している。

【0041】図1 (a) においてTFT基板31は、複数のバスライン23の長さ方向の両外側の基板周辺部

(図の上端部と下端部)に、一対の第1の導体パターン32と33を形成し、複数のバスライン23の一方の端部(下端部)と導体パターン32とは2端子素子35で接続し、バスライン23の他方の端部(上端部)と導体パターン33との間には、2端子素子35の完成後に中間部(またはバスライン23との境界部)で切断された第2の導体パターン36が形成されている。

【0042】図1 (b)においてTFT基板31'は、 複数のパスライン23の長さ方向の一方の外側の基板周 辺部(図の下端部)に、第1の導体パターン32を形成 し、複数のパスライン23の下端部と導体パターン32 とは2端子素子35で接続し、バスライン23の下端部 と導体パターン32を接続する第2の導体パターン3 6′は、2端子素子35の完成後に中間部(またはバス ライン23との境界部)で切断されている。

【0043】図2において、2端子素子35"は図1の2端子素子35に相当し、バスライン23の上端部には抵抗部材例えば I T Oにてなる2端子素子35"の一端が接続し、例えば厚さが700Å, 幅が $10\mu$ m, 長さが $1000\mu$ mで抵抗値が5K $\Omega$ の2端子素子35"の他端は、2端子素子35"より幅広の I T Oにてなる導体パターン321に連通している。

【0044】そして、バスライン23の下端部の外部接続部17から延在し、バスライン23と同一導電膜から形成された導体パターン36は、2端子素子35″の形成後に図示する如く中間部が切断されている。

【0045】なお、図において33はバスライン23および導体パターン36と同一導電膜から基板周辺部に形成された導体パターンであり、画素電極9(図21参照)と同一ITO膜から形成した2端子素子35″とバ20 スライン23は、図示しない層間絶縁層に形成したコンタクトホール56を介して接続される。

【0046】図3において、ゲートバスラインの一方の 端部に連通する外部接続部(外部回路端子をTAB接続 する部分)17と導体パターン32とは、2端子素子3 5によって接続されている。

【0047】2端子素子35の回路構成は、従来の2端子素子18と同じく一対のTFT (MOSダイオード)37-1と37-2、即ち従来のTFT19と20に相当するTFT37-1と37-2を逆方向の並列に接続してい30 る。

【0048】TFT37-1と37-2は、ゲート電極38 (図4参照)とそのリード部39、一対のソースドレイン電極40および41とそれらのリード部42および43、チャンネル層44、ゲート電極38のリード部39とソースドレイン電極40のリード部42を電気的に接続する導体パターン46および47にて構成し、TFT37-1と外部接続部17とは導体パターン45によって接続し、TFT37-2と導体パターン32とは導体パターン48によって接続されている。

【0049】導体パターン45~48は、便宜上実線で記入したコンタクトホール49~55によって前記接続を行っており、TFT37-1のソースドレイン電極40とTFT37-2のソースドレイン電極40とTFT37-1のソースドレイン電極41は、リード部43により接続されている

【0050】導体パターン45を形成することで外部接続部17に接続し、導体パターン48を形成することで 導体パターン32に接続される2端子素子35は、2端 50 子素子35を設けないTFT基板と同じく5枚のマスク

ード部43をパターン形成する。

を使用し、ただし2端子素子35の形成に必要な所要パ ターンを追加した5枚のマスクを使用して形成可能とな り、2端子素子35が完成するとゲートバスライン2の 静電気は、2端子素子35および導体パターン32を介 して除去されるようになる。

【0051】そして、図1において2端子素子35が完 成するとバスライン23の静電気は、2端子素子35お よび導体パターン32を介して除去されるようになる が、2端子素子35が完成する前、即ち導体パターン4 5~48が形成される前のバスライン23の静電気は、 中間部を切断してない導体パターン36または36′を 介して除去可能となり、2端子素子35が完成後の導体 パターン36および36′は、バスライン23の電気的 検査に支障となるため、バスライン23から切り離す (中間部を切断する) 必要がある。

【0052】図4は、ゲートバスライン2(図21参 照)の外部接続部17と導体パターン32とゲート電極 38およびそのリード部39の製造工程の説明図であ り、洗浄処理が終わった絶縁基板1(図22参照)の表 の導電膜からゲートバスライン2と共に、外部接続部1 7と導体パターン32とゲート電極38および、リード 部39をパターン形成する。

【0053】外部接続部17および導体パターン32に は、ソースドレイン電極40のリード部42およびソー スドレイン電極41のリード部43を接続するための端 子17'と32'を形成する。

【0054】なお、図4に示すゲート電極38等と共 に、外部接続部17が連通するゲートバスライン2、ゲ ートバスライン2に連通するゲート電極5(図22参 照)、ゲートバスライン2の他端に連通する導体パター ン36 (図1参照)、導体パターン36が接続する導体 パターン33 (図1参照) が同時に形成されるが、それ らは省略し図示されていない。

【0055】図5は、チャンネル層44の製造工程の説 明図であり、ゲート電極38等のパターン形成が終わっ た絶縁基板1の表面に、ゲート絶縁膜10(図22参 照) とチャンネル層 4 4 を形成するための膜、例えば S iN膜とa-Si膜とCH-SiN膜を被着したのち、 CH-SiN膜からTFT4 (図21参照) のチャンネ 40 ル層7と共にTFT37-1, 37-2のチャンネル層44 をパターン形成する。

【0056】図6は、ソースドレイン電極40および4 1とそれらのリード部42および43の製造工程の説明 図であり、チャンネル層44のパターン形成が終わった 絶縁基板1の表面に導電膜、例えばTi/Al/Tiの 3層膜を被着し、その導電膜からドレインバスライン3 (図21参照)と共に一対のソースドレイン電極40お よび41と、ソースドレイン電極40に連通するリード 部42と、ソースドレイン電極40と41に連通するリ 50

【0057】図7は、コンタクトホール49~55の製 造工程の説明図であり、図31および21のコンタクト ホール12と共に形成されるコンタクトホール49~5 5は、保護層11をまたは保護層11とゲート絶縁膜1 0を貫通し、保護層11またはゲート絶縁膜10の下に 形成された端子17'と32', リード部42, ゲート 電極38のリード部39、導体パターン32の所定部を 露呈させる。

10 【0058】即ち、コンタクトホール49は外部接続部 17の端子17′とTFT37-1のソースドレイン電極 40のリード部42の接続用、コンタクトホール50と 51はTFT37-1のゲート電極38のリード部39と リード部42との接続用、コンタクトホール52と53 はTFT37-2のゲート電極38のリード部39とソー スドレイン電極40のリード部42との接続用、コンタ クトホール54と55はTFT37-2のリード部42と 導体パターン32との接続用である。

【0059】図8は、2端子素子35を完成させる導体 面には導電膜、例えばA1/Tiの2層膜を被着し、そ 20 パターン製造工程の説明図であり、導体パターン45~ 48は画素電極9 (図21参照) と同じITO膜から形 成しており、導体パターン45~48の形成によって2 端子素子35が完成し、完成した2端子素子35は、外 部接続部17および導体パターン32と電気的に接続さ

> 【0060】図9はTFTからなりドレインパスライン に接続する2端子素子の平面図である。便宜上、層間絶 縁層を省略した図9において、図3の2端子素子35と 同時に形成され、ドレインバスライン3 (図21参照) 30 の一方の端部に連通する外部接続部17"と、外部接続 部17″の外側の基板周辺部の導体パターン32″とに 接続する2端子素子35′は、一対のTFT (MOSダ イオード) 37-1′と37-2′、即ち従来のTFT19 と20に相当するTFT37-1'と37-2'を逆方向の 並列に接続した構成である。

【0061】2端子素子35のTFT37-1と37-2に 相当するTFT37-1'と37-2'は、ゲート電極38 (図4参照)とそのリード部39、一対のソースドレイ ン電極40および41とそれらのリード部42および4 3、チャンネル層44、ゲート電極38とソースドレイ ン電極40を電気的に接続する導体パターン46または 47にて構成し、TFT37-1'のリード部42と外部 接続部17″およびTFT37-2′のリード部42は、 ドレインバスライン3形成用導電膜から一体に形成され ている。

【0062】導体パターン46と47は、便宜上実線で 記入したコンタクトホール50~53によって前記接続 を行っており、TFT37-1′のソースドレイン電極4 OとTFT37-2'のソースドレイン電極41, TFT 37-2'のソースドレイン電極40とTFT37-1'の

ソースドレイン電極41は、リード部43により接続さ れている。

【0063】導体パターン46と47を形成すること で、外部接続部17″と導体パターン32″に接続され る2端子素子35′は、2端子素子35と同じく5枚の マスクを使用したTFT基板の製造工程内で形成可能と なり、2端子素子35′が完成するとドレインバスライ ン3の静電気は、2端子素子35′および導体パターン 32″を介して除去されるようになる。

【0064】図9において、外部接続部17″が連通す 10 るドレインバスライン3と、そのドレインバスライン3 の他端が接続する基板周辺部の導体パターン33 (図1 参照)と、ドレインバスライン3と導体パターン33と に接続し中間部が切断された導体パターン36 (図1参 照) 3と、ドレインバスライン3と同一導電膜から形成 されたTFT4 (図21参照)のドレイン電極6とソー ス電極8は図示を省略している。ただし、導体パターン 36の中間部は2端子素子35′が完成してから切断す ることになる。

製造方法の説明図である。ただし、図10~13におい て層間絶縁層は便宜上省略している。図10は、ゲート 電極38とそのリード部39の製造工程の説明図であ り、未形成のドレインバスライン3に対応するゲート電 極38とリード部39は、例えばA1/Tiの2層の導 電膜から図示しないゲートバスライン2および、そのゲ ートバスライン2に対応する2端子素子35のTFT3 7-1, 37-2のゲート電極38およびリード部39と共 に、パターン形成する。

【0066】図11は、チャンネル層44の製造工程の 説明図であり、ゲート電極38を覆うチャンネル層44 はTFT37-1, 37-2のチャンネル層44と同一膜、 例えばSiNとa-SiとCH-SiNの3層膜からパ ターン形成する。

【0067】図12は、ソースドレイン電極40および 41とそれらのリード部42および43の製造工程の説 明図であり、ソースドレイン電極40と41およびそれ らのリード部42と43は、チャンネル層44のパター ン形成が終わった絶縁基板1の表面に形成した導電膜、 例えばTi/Al/Tiの3層の導電膜から、ドレイン バスライン3 (図21参照) および、ドレインバスライ ン3に連通する外部接続部17″および、基板周辺部の 導体パターン32″と同時にパターン形成する。

【0068】なお、TFT37-1'のソースドレイン電 極40のリード部42は、外部接続部17″に連通し、 TFT37-2′のソースドレイン電極40のリード部4 2は、導体パターン32"に連通している。

【0069】図13は、コンタクトホール50~53の 製造工程の説明図であり、コンタクトホール50~53 は、保護層11(図22参照)または保護層11を通っ 50 中間部で切断された導体パターン36′ が接続してい

てゲート絶縁膜10 (図22参照)を貫通し、保護層1 1またはゲート絶縁膜10の下に形成されたリード部4 2とゲート電極38の端子部39の所定部を露呈させ

12

【0070】即ち、コンタクトホール50と51は、T FT37-1 のソースドレイン電極40のリード部42 とゲート電極38のリード部39との接続用、コンタク トホール52と53は、TFT37-2'のゲート電極3 8のリード部39とソースドレイン電極40のリード部 42との接続用である。

【0071】図14は、2端子素子35′を完成させる 導体パターン46と47の製造工程の説明図であり、導 体パターン46と47は画素電極と同じITO膜から形 成しており、導体パターン46と47の形成によって2 端子素子35′が完成すると共に、2端子素子35′ は、外部接続部17″および導体パターン32″と電気 的に接続される。

【0072】図15はゲートバスラインの同一端に2端 子素子と静電気対策用導体パターンを形成した第1の実 【0065】図 $10\sim13$ は図9の2端子素子35'の 20 施例の詳細な平面図、図16はドレインバスラインの同 一端に2端子素子と静電気対策用導体パターンを形成し た実施例の詳細な平面図、図17はゲートバスラインの 同一端に2端子素子と静電気対策用導体パターンを形成 した第2の実施例の詳細な平面図、図18~図20は図 17の2端子素子等の製造方法の説明図である。ただ し、図15~17において層間絶縁層は、便宜上、省略 し図示されていない。

> 【0073】図15において、外部接続端子17とその 外側の基板周辺部に形成された導体パターン32には、 2端子素子35と、2端子素子35の完成後に下端近傍 30 の中間部で切断された導体パターン36′が接続してい。 る。

【0074】2端子素子35の構成とその製造方法は、 図3~図8を用いて説明した2端子素子35と同一であ り、それらの説明を省略する。そして、中間部で切断さ れる前の導体パターン36′は、外部接続端子17およ び導体パターン32と同一導電膜から形成している。

【0075】このように、2端子素子35と導体パター ン32および36′を基板の同一周辺部に形成したTF 40 T基板は、2端子素子35と導体パターン36′を異な る基板周辺部に形成したTFT基板より、不要となった 2端子素子35と導体パターン32および36′の除 去、即ち基板周辺部の切除が容易になると共に、1枚の 絶縁原板に例えば4枚のTFT基板に必要な素子を形成 して分割するTFT基板の製造方法において、絶縁原板 の歩留りがよくなるという利点がある。

【0076】図16において、外部接続端子17″と基 板周辺部に形成された導体パターン32 には、2端子 素子35′と、2端子素子35′の完成後に下端近傍の

14

る。

【0077】2端子素子35′の構成とその製造方法は、図9~図14を用いて説明した2端子素子35′と同一であり、それらの説明を省略する。そして、中間部で切断される前の導体パターン36′は、外部接続端子17″および導体パターン32″と同一導電膜から形成している。

【0078】このように、2端子素子35′と導体パターン32″および36′を基板の同一周辺部に形成したTFT基板は、2端子素子35′と導体パターン36′を異なる基板周辺部に形成したTFT基板より、不要となった2端子素子35と導体パターン32″および36′の除去、即ち基板周辺部の切除加工が容易になると共に、1枚の絶縁原板に例えば4枚のTFT基板に必要な素子を形成して分割するTFT基板の製造方法において、絶縁原板の歩留りがよくなるという利点がある。

【0079】図17において、外部接続端子17と基板周辺部に形成された導体パターン32には、2端子素子35が接続し、外部接続端子17と導体パターン32よりも外側の導体パターン32″とは、2端子素子35の20完成後に下端近傍の中間部で切断された導体パターン36″が接続している。

【0080】ただし、導体パターン36″の上部は、外部接続端子17に添う如くパターン形成され、外部接続端子17と導体パターン36″とは、保護膜11(図32参照)に形成したコンタクトホール60を介し、2端子素子35の導体パターン49~48と同じITO膜から形成された導体パターン61によって接続されている。

【0081】2端子素子35の構成とその製造方法は、図3~図8を用いて説明した2端子素子35と同一であり、それらの説明を省略する。そして、コンタクトホール60はコンタクトホール49~55と同一工程で形成し、導体パターン36″は、2端子素子35のソースドレイン電極40と41および導体パターン32″と同ー導電膜から形成している。

【0082】ただし、導体パターン45は導体パターン61の一部として形成しており、導体パターン46~48および61は、同じITO膜から形成している。図18は導体パターン32″と36″およびソースドレイン40電極40と41とそれらのリード部42と43の製造工程の説明図であり、2端子素子35を構成するゲート電極38(図示されず)とそのリード部39およびチャンネル層44は、図4と図5を用いて説明した方法で既に形成済みである。

【0083】即ち、導体パターン32″と36″およびソースドレイン電極40と41とそれらのリード部42と43は、チャンネル層44のパターン形成が終わった絶縁基板の表面に導電膜、例えばTi/A1/Tiの3層膜を被着し、その導電膜からドレインバスライン3

(図21参照)と共に形成する。ただし、導体パターン36″の上部は、外部接続端子17に添って形成されている

【0084】図19は、コンタクトホール49~55および60の製造工程の説明図であり、コンタクトホール49~55と60は、保護層11または保護層11とゲート絶縁膜10(図22参照)を貫通し、保護層11またはゲート絶縁膜10の下に形成された端子17'と32'(図4参照),リード部42と39,導体パターン32の所定部を露呈させる。

【0085】コンタクトホール49は、外部接続部17の端子17′とTFT37-1のソースドレイン電極40のリード部42の接続用、コンタクトホール50と51はTFT37-1のゲート電極38のリード部39とリード部42との接続用、コンタクトホール52と53はTFT37-2のゲート電極38のリード部39とソースドレイン電極40のリード部42との接続用、コンタクトホール54と55はTFT37-2のリード部42と導体パターン32との接続用である。

【0086】図20は、2端子素子3.5を完成させる導体パターン45~48および61の製造工程の説明図であり、導体パターン45~48と61は画素電極9(図21参照)と同一導体層、例えばITO膜から画素電極9と同時にパターン形成する。

[0087]

【発明の効果】以上説明したように本発明によるTFT 基板は、バスラインの電気的検査に必要な2端子素子 と、該2端子素子の製造過程におけるバスラインの静電 気を除去する第2の導体パターンを有するため、バスラ インの静電気に対する安全性が従来より改善されるよう になる。

【0088】そして、本発明によるTFT基板の製造方法は、使用するマスクのパターンを必要に応じて変更し、第2の導体パターンはバスラインの電気的検査に先立って切断する必要があるが、TFT基板そのものは従来と同じ製造工程・同じマスク数で製造される、即ち、殆どコストアップなしに、バスラインの静電気対策が充実したTFT基板を提供できるようにする。

【図面の簡単な説明】

【図1】本発明の主要構成を説明する基本構成図である。

【図2】抵抗部材からなる図1の2端子素子の平面図である。

【図3】TFTからなる図1の2端子素子の詳細な平面図である。

【図4】図3の2端子素子の製造方法の説明図(その1)である。

【図5】図3の2端子素子の製造方法の説明図(その 2)である。

50 【図 6】図 3 の 2 端子素子の製造方法の説明図(その

15

໌3) である。

【図7】図3の2端子素子の製造方法の説明図(その 4) である。

【図8】図3の2端子素子の製造方法の説明図(その 5) である。

【図9】TFTからなりドレインバスラインに接続する 2端子素子の平面図である。

【図10】図9の2端子素子の製造方法の説明図(その 1) である。

【図11】図9の2端子素子の製造方法の説明図(その 10 3 ドレインバスライン 2) である。

【図12】図9の2端子素子の製造方法の説明図(その 3) である。

【図13】図9の2端子素子の製造方法の説明図(その 4) である。

【図14】図9の2端子素子の製造方法の説明図(その 5) である。

【図15】ゲートバスラインの同一端に2端子素子と静 電気対策用導体パターンを形成した第1の実施例の詳細 な平面図である。

【図16】ドレインバスラインの同一端に2端子素子と 静電気対策用導体パターンを形成した実施例の詳細な平 面図である。

【図17】ゲートバスラインの同一端に2端子素子と静 電気対策用導体パターンを形成した第2の実施例の詳細 な平面図である。

【図18】図17の2端子素子等の製造方法の説明図 (その1) である。

【図19】図17の2端子素子等の製造方法の説明図 (その2) である。

【図20】図17の2端子素子等の製造方法の説明図 (その3) である。

【図21】TFT基板の概略構成を示す平面図である。

【図22】図21のTFTの断面図である。

【図10】

図9の2端子素子の製造方法の 説明図(その1)

【図23】TFTアレイの不良検出用高抵抗素子の説明 図(その1)である。

16

【図24】TFTアレイの不良検出用高抵抗素子の説明 図(その2)である。

【図25】図24の高抵抗素子の回路図である。

【図26】図24の高抵抗素子の等価回路図である。 【符号の説明】

1 絶縁基板

2 ゲートパスライン

4 画素電極用のTFT

5、38 ゲート電極

ドレイン電極

7 チャンネル層

8 ソース電極

9 画素電極

10 ゲート絶縁膜

11 保護膜

17、17″ バスラインの外部接続部

20 23 バスライン (ゲートバスラインまたはドレインバ スライン)

31、31' TFT基板

32、321 基板周辺部の導体パターン (第1の導体 パターン)

33、36、36′、36″ 2端子素子完成後に中間 部で切断された導体パターン (第2導体パターン)

35、35′、35″ 2端子素子


37-1、37-2、37-1′、37-2′ 2端子素子構成 用のTFT


30 40、41 ソースドレイン電極

45~48 2端子素子の電極間接続用の導体パターン 49~55 2端子素子の電極間接続用のコンタクトホ

【図11】

図 8 の 2 端子素子の製造方法の 設明図 (その 2)





【図22】

【図2】 【図1】 抵抗部材からなる図1の2端子素子の平面図 本発明の主要構成を説明する基本構成図 31'

【図4】







図3の2端子素子の製造方法の 説明図(その2)

【図21】





【図3】 [図6] 【図7】 【図8】 TFTからなる図1の2端子素子の詳細な平面図 17 49-42-40. 40 32 *32* 【図14】 [図12] [図13] 【図9】 図9の2端子素子の製造 方法の説明図(その5) 17%





【図15】


【図16】

【図18】

ゲートパスラインの同一指に2端子素子と静電気対策用 運体パターンを形成した第1の実施例の詳細な平面図 ドレインパスラインの同一端に2端子素子と静電気対策) 導体パターンを形成した実施例の詳細な平面図 図17の2端子素子等の製造方法の説明図(その1)









【図25】

[図26]

図24の高抵抗素子の回路図

図24の高抵抗素子の等低回路図





【図17】

【図19】

【図20】

ゲートパスラインの同一端に2端子素子と静電気対策用 連体パターンを形成した気2の実施例の詳細な平面図






図17の 2 増子素子等の製造方法の説明図 (その2)



[図23]

TFTアレイの不良検出用高抵抗素子の設明図(その1)



[図24]

# TF丁プレイの不良検出用高抵抗素子の説明図(その2)

